• SystemVerilog for Design :A Guide to Using SystemVerilog for Hardware Design and Modeling /
  • 紀錄類型: 書目-電子資源 : Monograph/item
    正題名/作者: SystemVerilog for Design :by Stuart Sutherland, Simon Davidmann, Peter Flake.
    其他題名: A Guide to Using SystemVerilog for Hardware Design and Modeling /
    作者: Sutherland, Stuart.
    其他作者: Davidmann, Simon.
    出版者: Boston, MA :Springer Science+Business Media, LLC,2006.
    面頁冊數: v.: digital
    標題: Computer Hardware
    電子資源: http://dx.doi.org/10.1007/0-387-36495-1
    ISBN: 9780387333991 (paper)
館藏
  • 1 筆 • 頁數 1 •
 
000000006005 電子館藏 1圖書 電子書 EB TK7885.7 S966 2006 一般使用(Normal) 在架 0
  • 1 筆 • 頁數 1 •
評論
Export
取書館別
 
 
變更密碼
登入