High-level verificationmethods and t...
Gupta, Rajesh K.

 

  • High-level verificationmethods and tools for verification of system-level designs /
  • 紀錄類型: 書目-電子資源 : Monograph/item
    正題名/作者: High-level verificationby Sudipta Kundu, Sorin Lerner, Rajesh K. Gupta.
    其他題名: methods and tools for verification of system-level designs /
    作者: Kundu, Sudipta.
    其他作者: Lerner, Sorin.
    出版者: New York, NY :Springer Science+Business Media, LLC,2011.
    面頁冊數: xiii, 167 p. :ill., digital ;24 cm.
    Contained By: Springer eBooks
    標題: Integrated circuitsVerification.
    電子資源: http://dx.doi.org/10.1007/978-1-4419-9359-5
    ISBN: 9781441993595 (electronic bk.)
館藏
  • 1 筆 • 頁數 1 •
 
000000056206 電子館藏 1圖書 電子書 EB TK7874.58 .K86 2011 一般使用(Normal) 在架 0  
  • 1 筆 • 頁數 1 •
評論
Export
取書館別
 
 
變更密碼
登入