回首頁 到查詢結果 [ subject:"Logic design" ]

Logic synthesis and verification alg...
Hachtel, Gary D.

 

  • Logic synthesis and verification algorithms /
  • 紀錄類型: 書目-語言資料,印刷品 : Monograph/item
    正題名/作者: Logic synthesis and verification algorithms /by Gary D. Hachtel, Fabio Somenzi.
    作者: Hachtel, Gary D.
    其他作者: Somenzi, Fabio.
    出版者: Boston :Kluwer Academic Publishers,c1996.
    面頁冊數: xxxi, 564 p. :ill. ;26 cm.
    標題: Integrated circuitsVery large scale integration
    ISBN: 0792397460 (acid-free paper) :
館藏
  • 1 筆 • 頁數 1 •
 
320000049611 西方語文圖書區(四樓) 1圖書 一般圖書 TK7874.75 H117 1996 一般使用(Normal) 在架 0
  • 1 筆 • 頁數 1 •
評論
Export
取書館別
 
 
變更密碼
登入