國立高雄大學圖資館 |

Language: English

Back

可調式分數延遲數位濾波器之設計與實現 = Design and Impl...

國立高雄大學電機工程學系碩士班

可調式分數延遲數位濾波器之設計與實現 = Design and Implementation of Variable Fractional-Delay Digital Filters

Record Type:	Language materials, printed : monographic
Paralel Title:	Design and Implementation of Variable Fractional-Delay Digital Filters
Author:	王振洋,
Secondary Intellectual Responsibility:	國立高雄大學
Place of Publication:	[高雄市]
Published:	撰者;
Year of Publication:	民99[2010]
Description:	147面圖，表 : 30公分;
Subject:	有限脈衝響應（FIR）濾波器
Subject:	Farrow structure
Online resource:	http://handle.ncl.edu.tw/11296/ndltd/51090323946040234051
Summary:	論文中針對可調式分數延遲數位濾波器進行了三種型式（有限脈衝響應、全通、無限脈衝響應）的設計，使用權重式最小平方差概念設計濾波器的誤差函數，並在實現系統的過程中引入菲蘿結構。硬體設計中，使用移位法處理含小數點的數字運算，避免使用浮點元件必然會帶來的高電路複雜度。硬體電路以Verilog硬體描述語言設計，並於ModelSim（Mentor Graphics公司發行之硬體描述語言程式設計工具）中進行驗證，硬體波型圖最終將與理論設計所得之運算結果相比較。各硬體設計經過Design Vision（Synopsys公司發行之數位邏輯合成工具）合成後的結構圖放置在各章結尾處，而它們的面積、時脈、功率報告則置於附錄中。 In the thesis, three types (finite impulse response, allpass, and infinite impulse response) of design on variable fractional-delay filters are proposed, and the technique of weighted-least-square method will be applied. For the implementation of the designed system, Farrow structure will be incorporated in the design of the stated variable fractional-delay filters. In the hardware design, shifting method takes the place of floating-point unit in order to decrease the complexity of circuits. The　circuits are designed in Verilog harware description language with ModelSim. After making sure the fuctions are correct, we compare waveforms with the outcomes of theoretical computation. The schematics after synthesizing from Design Vision are showed in the end of each chapter. Area reports, timing reports, and power reports will be found in the appendix.

可調式分數延遲數位濾波器之設計與實現 = Design and Implementation of Variable Fractional-Delay Digital Filters
王, 振洋

可調式分數延遲數位濾波器之設計與實現 = Design and Implementation of Variable Fractional-Delay Digital Filters / 王振洋撰 - [高雄市] : 撰者, 民99[2010]. - 147面 ; 圖，表 ; 30公分.
參考書目：面.
有限脈衝響應（FIR）濾波器Farrow structure

可調式分數延遲數位濾波器之設計與實現 = Design and Implementation of Variable Fractional-Delay Digital Filters
LDR:03104nam0a2200265 450 001 273015
005 20170214092253.0
009 273015
010 0 $b 精裝
100 $a 20170214y2010 k y0chiy05 e
101 1 $a chi $d chi $d eng
102 $a tw
105 $a ak am 000yy
200 1 $a 可調式分數延遲數位濾波器之設計與實現 $d Design and Implementation of Variable Fractional-Delay Digital Filters $f 王振洋撰
210 $a [高雄市] $c 撰者 $d 民99[2010]
215 0 $a 147面 $c 圖，表 $d 30公分
314 $a 指導教授：徐忠枝博士
320 $a 參考書目：面
328 $a 碩士論文--國立高雄大學電機工程學系碩士班
330 $a 論文中針對可調式分數延遲數位濾波器進行了三種型式（有限脈衝響應、全通、無限脈衝響應）的設計，使用權重式最小平方差概念設計濾波器的誤差函數，並在實現系統的過程中引入菲蘿結構。硬體設計中，使用移位法處理含小數點的數字運算，避免使用浮點元件必然會帶來的高電路複雜度。硬體電路以Verilog硬體描述語言設計，並於ModelSim（Mentor Graphics公司發行之硬體描述語言程式設計工具）中進行驗證，硬體波型圖最終將與理論設計所得之運算結果相比較。各硬體設計經過Design Vision（Synopsys公司發行之數位邏輯合成工具）合成後的結構圖放置在各章結尾處，而它們的面積、時脈、功率報告則置於附錄中。 In the thesis, three types (finite impulse response, allpass, and infinite impulse response) of design on variable fractional-delay filters are proposed, and the technique of weighted-least-square method will be applied. For the implementation of the designed system, Farrow structure will be incorporated in the design of the stated variable fractional-delay filters. In the hardware design, shifting method takes the place of floating-point unit in order to decrease the complexity of circuits. The　circuits are designed in Verilog harware description language with ModelSim. After making sure the fuctions are correct, we compare waveforms with the outcomes of theoretical computation. The schematics after synthesizing from Design Vision are showed in the end of each chapter. Area reports, timing reports, and power reports will be found in the appendix.
510 1 $a Design and Implementation of Variable Fractional-Delay Digital Filters
610 0 $a 有限脈衝響應（FIR）濾波器 $a 全通（Allpass）濾波器 $a 無限脈衝響應（IIR）濾波器 $a 可調式分數延遲（VFD）濾波器 $a 菲蘿（Farrow）結構 $a 積體電路（IC）設計 $a Verilog硬體描述語言 $a Design Vision（DV）
610 1 $a Farrow structure $a finite-impulse-response (FIR) filter $a allpass filter $a infinite-impulse-response (IIR) filter $a variable fractional-delay (VFD) filter $a integrated-circuit (IC) design $a Verilog HDL $a Design Vision (DV)
681 $a 008M/0019 $b 542201 1053 $v 2007年版
700 1 $a 王 $b 振洋 $4 撰 $3 483159
712 0 2 $a 國立高雄大學 $b 電機工程學系碩士班 $3 166118
801 0 $a tw $b 國立高雄大學 $c 20101221 $g CCR
856 7 $z 電子資源 $2 http $u http://handle.ncl.edu.tw/11296/ndltd/51090323946040234051