接觸蝕刻截止層為應力源的誘導缺陷與電性影響對通道尺寸關係 = Conta...
國立高雄大學電機工程學系碩士班

 

  • 接觸蝕刻截止層為應力源的誘導缺陷與電性影響對通道尺寸關係 = Contact Etch Stop Layer Induced Carrier Traps and Electrical Properties Related to Channel Dimensions
  • 紀錄類型: 書目-語言資料,印刷品 : 單行本
    並列題名: Contact Etch Stop Layer Induced Carrier Traps and Electrical Properties Related to Channel Dimensions
    作者: 郭品宏,
    其他團體作者: 國立高雄大學
    出版地: [高雄市]
    出版者: 撰者;
    出版年: 2014[民103]
    面頁冊數: 97面圖,表 : 30公分;
    標題: 接觸蝕刻截止層(CESL)
    標題: Contact etch stop layer (CESL)
    電子資源: http://handle.ncl.edu.tw/11296/ndltd/71152684015802407787
    附註: 參考書目:面84-87
    摘要註: 應變工程被廣泛的使用在電晶體中進而調節電晶體的IV特性,其中應變包含了製程應變,晶格不匹配應變或封裝應變等。本論文研究中,我們從事電晶體對於不同的應力效應之影響,其中應力包含了內部應力以及外部應力。首先論文分為兩部分,第一部分為研究電晶體特性受到不同嵌入式應力源,即接觸蝕刻截止層(CESL),的作用下對於不同通道長度的變化關係;第二部分為我們給予晶片通道以及嵌入式CESL施壓外部應力,然後觀察其變化趨勢。此外,外應力施壓的方向有兩種,其一為施力與通道方向平行(Longitudinal),其二為與通道方向垂直(Transverse)。本研究論文之實驗元件中,擁有不同的CESL厚度,其效應為低伸張(Low Tensile)、高伸張(High Tensile)與高壓縮(High Compressive),三種特性被使用於MOSFET中。以上所有的實驗過程中,我們都針對元件的基本電性,低頻雜訊(Flicker)以及電荷幫浦(Charge-Pumping)進行元件特性量測,並探討元件的變化趨勢。 Strained engineering is widely used in transistor to vary its performance, including fabrication, lattice mismatch, or packaging. We had researched about the internal and external stress affects in the transistor. First of all, this thesis investigates channel-length-related properties variation by using contact etching stop layer (CESL) as the stressor. Second, it indicates that we applied the external stress to the chip channel and embedded CESL then observed the trending. The applied direction were including longitudinal and transverse. Devices with low tensile, high tensile, and high compressive stresses use in CESL with different thicknesses. Both of parts of procedure had the IV property , flicker, and Charge-Pumping measurement.
館藏
  • 2 筆 • 頁數 1 •
 
310002634395 博碩士論文區(二樓) 不外借資料 學位論文 TH 008M/0019 542201 0763 2014 一般使用(Normal) 在架 0
310002634403 博碩士論文區(二樓) 不外借資料 學位論文 TH 008M/0019 542201 0763 2014 c.2 一般使用(Normal) 在架 0
  • 2 筆 • 頁數 1 •
評論
Export
取書館別
 
 
變更密碼
登入