國立高雄大學圖資館 |

語系: 繁體中文

說明(常見問題)

圖資館首頁

登入

回首頁

切換: 標籤 | MARC模式 | ISBD

以 FPGA 雙核心晶片加速經驗模態分解 = FPGA-based Ch...

國立高雄大學資訊工程學系碩士班

以 FPGA 雙核心晶片加速經驗模態分解 = FPGA-based Chip with Dual Core for Speeding up Calculation of EMD : 以語音辨識為例; An Example for Speech Recognition

紀錄類型:	書目-語言資料,印刷品 : 單行本
並列題名:	FPGA-based Chip with Dual Core for Speeding up Calculation of EMD
副題名:	以語音辨識為例
作者:	曾文信,
其他團體作者:	國立高雄大學
出版地:	高雄市
出版者:	國立高雄大學;
出版年:	2016[民105]
面頁冊數:	vi,39葉圖，表 : 30公分;
標題:	隱藏式馬可夫模型
標題:	Hidden Markov Model
電子資源:	https://hdl.handle.net/11296/x883my
附註:	110年12月1日公開
附註:	參考書目：葉37-39

以 FPGA 雙核心晶片加速經驗模態分解 = FPGA-based Chip with Dual Core for Speeding up Calculation of EMD : 以語音辨識為例; An Example for Speech Recognition
曾, 文信

以 FPGA 雙核心晶片加速經驗模態分解 = FPGA-based Chip with Dual Core for Speeding up Calculation of EMD : 以語音辨識為例 / 曾文信撰 - 高雄市 : 國立高雄大學, 2016[民105]. - vi,39葉 ; 圖，表 ; 30公分.
110年12月1日公開參考書目：葉37-39.
隱藏式馬可夫模型Hidden Markov Model

以 FPGA 雙核心晶片加速經驗模態分解 = FPGA-based Chip with Dual Core for Speeding up Calculation of EMD : 以語音辨識為例; An Example for Speech Recognition
LDR:01215pam0a2200265 450 001 484496
005 20230408174431.0
010 0 $b 平裝
010 0 $b 精裝
100 $a 20161017y2016 k y0chiy50 e
101 1 $a chi $d chi $d eng
102 $a tw
105 $a ak am 000yy
200 1 $a 以 FPGA 雙核心晶片加速經驗模態分解 $e 以語音辨識為例 $d FPGA-based Chip with Dual Core for Speeding up Calculation of EMD $e An Example for Speech Recognition $z eng $f 曾文信撰
210 $a 高雄市 $c 國立高雄大學 $d 2016[民105]
215 0 $a vi,39葉 $c 圖，表 $d 30公分
300 $a 110年12月1日公開
300 $a 參考書目：葉37-39
314 $a 指導教授：潘欣泰博士
328 $a 碩士論文--國立高雄大學資訊工程學系碩士班
510 1 $a FPGA-based Chip with Dual Core for Speeding up Calculation of EMD $e An Example for Speech Recognition $z eng
610 # 0 $a 隱藏式馬可夫模型 $a 經驗模態分解 $a 語音辨識 $a 多核心系統
610 # 1 $a Hidden Markov Model $a Empirical Mode Decomposition $a Speech Recognition $a Multi-Core System $a FPGA
681 $a 008M/0019 $b 464103 8002 $v 2007年版
700 1 $a 曾 $b 文信 $4 撰 $3 742741
712 0 2 $a 國立高雄大學 $b 資訊工程學系碩士班 $3 353878
801 0 $a tw $b NKU $c 20161030 $g CCR
856 7 # $u https://hdl.handle.net/11296/x883my $z 電子資源 $2 http