國立高雄大學圖資館 |

語系: 繁體中文

登入

回首頁

切換: 標籤 | MARC模式 | ISBD

可重組類神經網路晶片設計並實現於FPGA = Reconfigurabl...

國立高雄大學資訊工程學系碩士班

可重組類神經網路晶片設計並實現於FPGA = Reconfigurable Artificial Neural-Network Chip Design and Implementation on FPGA

紀錄類型:	書目-語言資料,印刷品 : 單行本
並列題名:	Reconfigurable Artificial Neural-Network Chip Design and Implementation on FPGA
作者:	蘇育德,
其他團體作者:	國立高雄大學
出版地:	高雄市
出版者:	國立高雄大學;
出版年:	2020[民109]
面頁冊數:	[11]，44葉圖，表 : 30公分;
標題:	可重組式類神經網路
標題:	Reconfigurable Artificial Neural-Network
電子資源:	https://handle.ncl.edu.tw/11296/2d62tk
附註:	109年11月18日公開
附註:	參考書目：葉33-34

可重組類神經網路晶片設計並實現於FPGA = Reconfigurable Artificial Neural-Network Chip Design and Implementation on FPGA
蘇, 育德

可重組類神經網路晶片設計並實現於FPGA = Reconfigurable Artificial Neural-Network Chip Design and Implementation on FPGA / 蘇育德撰 - 高雄市 : 國立高雄大學, 2020[民109]. - [11]，44葉 ; 圖，表 ; 30公分.
109年11月18日公開參考書目：葉33-34.
可重組式類神經網路Reconfigurable Artificial Neural-Network

可重組類神經網路晶片設計並實現於FPGA = Reconfigurable Artificial Neural-Network Chip Design and Implementation on FPGA
LDR:01179pam0a2200265 450 001 573240
005 20201124102553.0
010 0 $b 精裝
010 0 $b 平裝
100 $a 20200928y2020 k y0chiy50 e
101 0 $a chi $d chi $d eng
102 $a tw
105 $a ak am 000yy
200 1 $a 可重組類神經網路晶片設計並實現於FPGA $d Reconfigurable Artificial Neural-Network Chip Design and Implementation on FPGA $z eng $f 蘇育德撰
210 $a 高雄市 $c 國立高雄大學 $d 2020[民109]
215 0 $a [11]，44葉 $c 圖，表 $d 30公分
300 $a 109年11月18日公開
300 $a 參考書目：葉33-34
314 $a 指導教授：潘欣泰博士
328 $a 碩士論文--國立高雄大學資訊工程學系碩士班
510 1 $a Reconfigurable Artificial Neural-Network Chip Design and Implementation on FPGA $z eng
610 # 0 $a 可重組式類神經網路 $a 場域可程式化邏輯閘陣列 $a Verilog $a 倒傳遞
610 # 1 $a Reconfigurable Artificial Neural-Network $a Field Programmable Gate Array $a Verilog $a Backward Propagation
681 $a 008M/0019 $b 464103 4402.1 $v 2007年版
700 1 $a 蘇 $b 育德 $4 撰 $3 63949
712 0 2 $a 國立高雄大學 $b 資訊工程學系碩士班 $3 353878
801 0 $a tw $b NUK $c 20201023 $g CCR
856 7 # $u https://handle.ncl.edu.tw/11296/2d62tk $z 電子資源 $2 http