P型無接面全環式閘極電晶體承受電應力引起的臨界電壓偏移 = Electr...
國立高雄大學電機工程學系碩博士班

 

  • P型無接面全環式閘極電晶體承受電應力引起的臨界電壓偏移 = Electrical Stress-Induced Threshold Voltage Shift in p-Type Junctionless Gate-All-Around Transistors
  • Record Type: Language materials, printed : monographic
    Paralel Title: Electrical Stress-Induced Threshold Voltage Shift in p-Type Junctionless Gate-All-Around Transistors
    Author: 楊佳璋,
    Secondary Intellectual Responsibility: 國立高雄大學
    Place of Publication: 高雄市
    Published: 國立高雄大學;
    Year of Publication: 2024[民113]
    Description: ix,74葉圖,表 : 30公分;
    Subject: 次臨界擺幅
    Subject: Turn around effect
    Online resource: https://handle.ncl.edu.tw/11296/4p79nd
    Notes: 113年11月15日公開
    Notes: 參考書目: 葉73-74
Items
  • 2 records • Pages 1 •
 
310003110932 博碩士論文區(二樓) 不外借資料 學位論文 TH 008M/0019 542201 4621.1 2024 一般使用(Normal) On shelf 0
310003110940 博碩士論文區(二樓) 不外借資料 學位論文 TH 008M/0019 542201 4621.1 2024 c.2 一般使用(Normal) On shelf 0
  • 2 records • Pages 1 •
Multimedia
Reviews
Export
pickup library
 
 
Change password
Login