國立高雄大學圖資館 |

語系: 繁體中文

說明(常見問題)

圖資館首頁

登入

回首頁

切換: 標籤 | MARC模式 | ISBD

主動晶片應用於系統構裝電源與訊號整合特性研究 = Power and S...

吳元銘

主動晶片應用於系統構裝電源與訊號整合特性研究 = Power and Signal Integrity Optimization Design of System in Package using Inverter Chip

紀錄類型:	書目-語言資料,印刷品 : 單行本
並列題名:	Power and Signal Integrity Optimization Design of System in Package using Inverter Chip
作者:	吳元銘,
其他團體作者:	國立高雄大學
出版地:	[高雄市]
出版者:	撰者;
出版年:	2013[民102]
面頁冊數:	78面圖，表格 : 30公分;
標題:	電源配送網路設計準則
標題:	power delivery network design rules
電子資源:	http://handle.ncl.edu.tw/11296/ndltd/74341066692277521374
附註:	參考書目：面65-66
附註:	102年10月31日公開
摘要註:	隨著晶片製程技術朝向高頻、高速和低功率發展，系統對電壓雜訊耐受度逐漸降低，以往針對PCB載板加入電容進行優化，造成不必要成本的浪費。本論文以封裝設計者角度，針對此因素設計球狀陣列封裝(Ball Grid Array, BGA)基板，固定接地系統，設計不同電源路徑，於基板上方承載主動晶片-反相器，進行電源配送網路(Power Delivery Network, PDN) 分析。討論晶片與構裝基板之間干擾，提出電源配送網路設計準則(PDN Design Rules)以取得最佳化設計。論文中主要之研究分析在於BGA構裝基板有無電源環(Power Ring)、不同打線圖(Bonding Diagram, BD)、不同電源球(Power Balls)及接地球(Ground Balls)之擺放設計，及不同訊號路徑設計等因素，選用最佳和最差PDN設計，探討構裝系統和晶片之間電源完整性(Power Integrity)及訊號完整性(Signal Integrity)。最後，利用晶片經過不同路徑訊號輸出，驗證微電子構裝實驗室封裝設計模組(Package IP)。 The system voltage noise tolerance decreases in wafer process technology by high frequency, high-speed and low-power development. In the past, adding cost of waste capacitors to optimize in PCB. In this paper, design the Ball Grid Array substrates by package designer. The ground system is fixed to the different power paths. The power delivery network analyses of the Inverter on the chip. The characteristics of the interference between chips and package, the best power paths by system design guides.In this paper, the power effects of Ball Grid Array are analyzed by changing the without power ring, bonding diagram, power /ground balls and the different signal paths. Using the best and worst sample to analyze power integrity and signal integrity. Finally, the Package IP is set up to test the different signal paths of the chip.

主動晶片應用於系統構裝電源與訊號整合特性研究 = Power and Signal Integrity Optimization Design of System in Package using Inverter Chip
吳, 元銘

主動晶片應用於系統構裝電源與訊號整合特性研究 = Power and Signal Integrity Optimization Design of System in Package using Inverter Chip / 吳元銘撰 - [高雄市] : 撰者, 2013[民102]. - 78面 ; 圖，表格 ; 30公分.
參考書目：面65-66102年10月31日公開.
電源配送網路設計準則power delivery network design rules

主動晶片應用於系統構裝電源與訊號整合特性研究 = Power and Signal Integrity Optimization Design of System in Package using Inverter Chip
LDR:03142nam0a2200289 450 001 389726
005 20170214090805.0
009 389726
010 0 $b 精裝
010 0 $b 平裝
100 $a 20170214d2013 k y0chiy05 e
101 1 $a chi $d chi $d eng
102 $a tw
105 $a ak am 000yy
200 1 $a 主動晶片應用於系統構裝電源與訊號整合特性研究 $d Power and Signal Integrity Optimization Design of System in Package using Inverter Chip $z eng $f 吳元銘撰
210 $a [高雄市] $c 撰者 $d 2013[民102]
215 0 $a 78面 $c 圖，表格 $d 30公分
300 $a 參考書目：面65-66
300 $a 102年10月31日公開
314 $a 指導教授：吳松茂博士
328 $a 碩士論文--國立高雄大學電機工程學系碩士班
330 $a 隨著晶片製程技術朝向高頻、高速和低功率發展，系統對電壓雜訊耐受度逐漸降低，以往針對PCB載板加入電容進行優化，造成不必要成本的浪費。本論文以封裝設計者角度，針對此因素設計球狀陣列封裝(Ball Grid Array, BGA)基板，固定接地系統，設計不同電源路徑，於基板上方承載主動晶片-反相器，進行電源配送網路(Power Delivery Network, PDN) 分析。討論晶片與構裝基板之間干擾，提出電源配送網路設計準則(PDN Design Rules)以取得最佳化設計。論文中主要之研究分析在於BGA構裝基板有無電源環(Power Ring)、不同打線圖(Bonding Diagram, BD)、不同電源球(Power Balls)及接地球(Ground Balls)之擺放設計，及不同訊號路徑設計等因素，選用最佳和最差PDN設計，探討構裝系統和晶片之間電源完整性(Power Integrity)及訊號完整性(Signal Integrity)。最後，利用晶片經過不同路徑訊號輸出，驗證微電子構裝實驗室封裝設計模組(Package IP)。 The system voltage noise tolerance decreases in wafer process technology by high frequency, high-speed and low-power development. In the past, adding cost of waste capacitors to optimize in PCB. In this paper, design the Ball Grid Array substrates by package designer. The ground system is fixed to the different power paths. The power delivery network analyses of the Inverter on the chip. The characteristics of the interference between chips and package, the best power paths by system design guides.In this paper, the power effects of Ball Grid Array are analyzed by changing the without power ring, bonding diagram, power /ground balls and the different signal paths. Using the best and worst sample to analyze power integrity and signal integrity. Finally, the Package IP is set up to test the different signal paths of the chip.
510 1 $a Power and Signal Integrity Optimization Design of System in Package using Inverter Chip $z eng
610 0 $a 電源配送網路設計準則 $a 電源完整性 $a 訊號完整性 $a 封裝設計模組
610 1 $a power delivery network design rules $a power integrity $a signal integrity $a Package IP
681 $a 008M/0019 $b 542201 2618 $v 2007年版
700 1 $a 吳 $b 元銘 $4 撰 $3 614584
712 0 2 $a 國立高雄大學 $b 電機工程學系碩士班 $3 166118
801 0 $a tw $b NUK $c 20131011 $g CCR
856 7 $z 電子資源 $2 http $u http://handle.ncl.edu.tw/11296/ndltd/74341066692277521374