國立高雄大學圖資館 |

語系: 繁體中文

說明(常見問題)

圖資館首頁

登入

回首頁

切換: 標籤 | MARC模式 | ISBD

演化式影像雜訊濾波器於場域可程式化閘陣列硬體環境下的設計 = The D...

國立高雄大學電機工程學系碩士班

演化式影像雜訊濾波器於場域可程式化閘陣列硬體環境下的設計 = The Design of Evolvable Image Filters on Field-Programmable Gate Array

紀錄類型:	書目-語言資料,印刷品 : 單行本
並列題名:	The Design of Evolvable Image Filters on Field-Programmable Gate Array
作者:	李婉伊,
其他團體作者:	國立高雄大學
出版地:	[高雄市]
出版者:	撰者;
出版年:	2013[民102]
面頁冊數:	59面部份彩圖，表格 : 30公分;
標題:	場域可程式化閘陣列
標題:	field-programmable gate array
電子資源:	http://handle.ncl.edu.tw/11296/ndltd/02168108764451329928
附註:	參考書目：面45-50
附註:	102年10月31日公開
摘要註:	演化式硬體(evolvable hardware, EHW) 是一種以演化計算(evolutionary computation)計算為基礎，用來設計可實現在硬體上的電路設計方法，除了具有硬體執行效率上的優勢外，也具有自適性(adaptive)的優點，在解決複雜或多變的問題上，往往有很好的成效。近年來以EHW 為平台的影像過濾方法，大多數以軟體形式模擬之；少數以硬體平台實現的研究僅以單一電路合成規劃進行之，對於不同類型的雜訊應用與演化參數的效果，並未有太多的著墨。本研究以於Quartus II軟體中使用Verilog 語言撰寫可運作於場域可程式化閘陣列(Field-Programmable Gate Array, FPGA) 平台上的EHW影像濾波器，並於ModelSim 軟體進行模擬與驗證。研究採用模組化設計方式，將EHW 影像濾波器的演化與測試功能，分解成獨立的電路模組，加入提升演化效率的方法，並以不同類型的雜訊應用與演化參數進行功能測試，其結果與軟體式的EHW 影像濾波器進行分析與比較。 Evolvable hardware (EHW) is a combination of reconfigurable hardware and evolutionaryalgorithms. EHW employs evolutionary computation to attempt to find out optimalor flexible hardware designs that can be implemented on reconfigurable hardwareplatforms. With the efficiency of hardware execution and the ability of adaptibility, EHWhas advantages in solving complex problems. In most studies, the performance of EHWalgorithms, that is assumed to be implemented in a single hardware configuration, is simulated.In this thesis, the hardware degisn of EHW-based image filters is presented. Weuse Verilog in Quartus II to design EHW-based image filters to be implemented on fieldprogrammablegate array (FPGA). The proposed design consists of seven modules andis emulated and evaluated in ModelSim. Function-level verification of the design is performedand studied. Various parameters associated with image noise and the evolutionaryalgorithm used in EHW are tested in the experiments. The performance is analyzed anddiscussed.

演化式影像雜訊濾波器於場域可程式化閘陣列硬體環境下的設計 = The Design of Evolvable Image Filters on Field-Programmable Gate Array
李, 婉伊

演化式影像雜訊濾波器於場域可程式化閘陣列硬體環境下的設計 = The Design of Evolvable Image Filters on Field-Programmable Gate Array / 李婉伊撰 - [高雄市] : 撰者, 2013[民102]. - 59面 ; 部份彩圖，表格 ; 30公分.
參考書目：面45-50102年10月31日公開.
場域可程式化閘陣列field-programmable gate array

演化式影像雜訊濾波器於場域可程式化閘陣列硬體環境下的設計 = The Design of Evolvable Image Filters on Field-Programmable Gate Array
LDR:03354nam0a2200289 450 001 389739
005 20170214100142.0
009 389739
010 0 $b 精裝
010 0 $b 平裝
100 $a 20170214d2013 k y0chiy05 e
101 1 $a chi $d chi $d eng
102 $a tw
105 $a ak am 000yy
200 1 $a 演化式影像雜訊濾波器於場域可程式化閘陣列硬體環境下的設計 $d The Design of Evolvable Image Filters on Field-Programmable Gate Array $z eng $f 李婉伊撰
210 $a [高雄市] $c 撰者 $d 2013[民102]
215 0 $a 59面 $c 部份彩圖，表格 $d 30公分
300 $a 參考書目：面45-50
300 $a 102年10月31日公開
314 $a 指導教授：吳志宏
328 $a 碩士論文--國立高雄大學電機工程學系碩士班
330 $a 演化式硬體(evolvable hardware, EHW) 是一種以演化計算(evolutionary computation)計算為基礎，用來設計可實現在硬體上的電路設計方法，除了具有硬體執行效率上的優勢外，也具有自適性(adaptive)的優點，在解決複雜或多變的問題上，往往有很好的成效。近年來以EHW 為平台的影像過濾方法，大多數以軟體形式模擬之；少數以硬體平台實現的研究僅以單一電路合成規劃進行之，對於不同類型的雜訊應用與演化參數的效果，並未有太多的著墨。本研究以於Quartus II軟體中使用Verilog 語言撰寫可運作於場域可程式化閘陣列(Field-Programmable Gate Array, FPGA) 平台上的EHW影像濾波器，並於ModelSim 軟體進行模擬與驗證。研究採用模組化設計方式，將EHW 影像濾波器的演化與測試功能，分解成獨立的電路模組，加入提升演化效率的方法，並以不同類型的雜訊應用與演化參數進行功能測試，其結果與軟體式的EHW 影像濾波器進行分析與比較。 Evolvable hardware (EHW) is a combination of reconfigurable hardware and evolutionaryalgorithms. EHW employs evolutionary computation to attempt to find out optimalor flexible hardware designs that can be implemented on reconfigurable hardwareplatforms. With the efficiency of hardware execution and the ability of adaptibility, EHWhas advantages in solving complex problems. In most studies, the performance of EHWalgorithms, that is assumed to be implemented in a single hardware configuration, is simulated.In this thesis, the hardware degisn of EHW-based image filters is presented. Weuse Verilog in Quartus II to design EHW-based image filters to be implemented on fieldprogrammablegate array (FPGA). The proposed design consists of seven modules andis emulated and evaluated in ModelSim. Function-level verification of the design is performedand studied. Various parameters associated with image noise and the evolutionaryalgorithm used in EHW are tested in the experiments. The performance is analyzed anddiscussed.
510 1 $a The Design of Evolvable Image Filters on Field-Programmable Gate Array $z eng
610 0 $a 場域可程式化閘陣列 $a 影像雜訊濾波器 $a 演化式硬體 $a 直角基因程式規劃 $a 胡椒鹽雜訊 $a 脈衝突發雜訊
610 1 $a field-programmable gate array $a image filter $a evolvable hardware
681 $a 008M/0019 $b 542201 4042 $v 2007年版
700 1 $a 李 $b 婉伊 $4 撰 $3 614596
712 0 2 $a 國立高雄大學 $b 電機工程學系碩士班 $3 166118
801 0 $a tw $b NUK $c 20131011 $g CCR
856 7 $z 電子資源 $2 http $u http://handle.ncl.edu.tw/11296/ndltd/02168108764451329928